Szczegóły Szczegóły PDF BIBTEX RIS Tytuł artykułu A New Approach of an Error Detecting and Correcting Circuit by Arithmetic Logic Blocks Tytuł czasopisma International Journal of Electronics and Telecommunications Rocznik 2019 Wolumin vol. 65 Numer No 2 Autorzy Kavitha, S. ; Hashim, Fazida Hanim ; Kamal, Noorfazila Słowa kluczowe EDAC ; ALU ; speed ; block reduction ; power ; slew rate Wydział PAN Nauki Techniczne Zakres 313-318 Wydawca Polish Academy of Sciences Committee of Electronics and Telecommunications Data 2019.06.13 Typ Artykuły / Articles Identyfikator DOI: 10.24425/ijet.2019.126316 ; eISSN 2300-1933 (since 2013) ; ISSN 2081-8491 (until 2012) Źródło International Journal of Electronics and Telecommunications; 2019; vol. 65; No 2; 313-318 <div class="test"></div>